• 電子版 月刊BIO INDUSTRY

検索条件

フリーワード商品検索

→詳細検索はこちら


お買い上げ合計金額2,000円以上の場合は配送料を当社負担!

cmcbooks内の検索(Yahoo検索)

商品カテゴリ

オススメコンテンツ
広告出稿のご案内
月刊誌や年鑑などの印刷物への広告から,Webやメールマガジンまで,広告出稿をお考えの方へのご案内です。

書評掲載一覧
さまざまな雑誌,新聞等で掲載していただいた書評の一覧です。(11月13日更新)

電子書籍のご案内
過去の書籍をお求めやすい価格で電子版として販売! 雑誌バックナンバーも充実!

常備書店
常時棚揃えしている全国の書店様をご紹介しています

海外注文 overseas order
海外からのご注文も承っています。


よくある質問
お問い合わせの多いご質問など,よくあるご質問を掲載しています。


弊社サイトは,グローバルサインのSSLサーバ証明書を導入しております。ご注文情報等は,全て暗号化されますので安心してご利用頂けます。

部品内蔵配線板技術の最新動向

  • The Latest Trend of Embedded Passive and Active Devices Technology
★ 進化を続ける高密度実装の決定版“部品内蔵配線板”開発の最先端を網羅!!
★ 材料開発・部品内蔵の開発事例・設計から解析まで、トップ企業の研究者24名が徹底解説!!

商品コード: T0581

  • 監修: 福岡義孝
  • 発行日: 2007年9月
  • 価格(税込): 70,200 円
  • 体裁: B5判、269ページ
  • ISBNコード: 978-4-88231-953-5
こちらの書籍については、お問い合わせください。
  • 高密度実装,受動部品埋め込み,三次元実装,薄膜キャパシタ,e-B2it,EOMIN,EWLP基板,ASIT,配線評価

刊行にあたって

 1948年のトランジスタの発明に始まった半導体集積回路素子技術は、微細化・高集積化によるトランジスタ当りのコストの低減、マイクロプロセッサチップの高速化、メモリチップの高集積化による1ビット当りの情報価格の低減により進展した。その半導体集積回路技術を駆使した高速・大量情報伝達を可能とするコンピュータ技術の進展によって20世紀の人間社会は、その生活態様が激変してきた。そして、1960年代後半に始まった複数の人が1台のコンピュータを共同で利用するメインフレーム時代から、1980年代後半からのマン・マシーン1対1のパソコン時代を経て、今後21世紀、あらゆる人が多数のコンピュータをいつでもどこでも利用できるユビキタス時代の到来が期待されている。
 しかし、半導体集積回路技術の究極の姿として考えられていたSOC(System On Chip)はここに来て、開発コストの高騰(財務的難)、IPコアの企業間流通の困難(法的難)、そして多くの技術的難という三つの限界に直面し、新たな実装方式へのシフトが求められている。
 さらに、モバイルエレクトロニクス製品は、アナログミックスドシグナルによる無線情報伝達に変化しつつあり、能動素子点数に対する受動素子点数の割合が益々増大している。そのため今後、受動素子あるいは受動部品埋め込み配線板化(EPD:Embedded Passive Devices)の開発こそが、システム電子機器の小型・軽量・薄型化に必要不可欠となりつつある。将来のAHS(Advanced cruise-assist Highway System)の衝突防止回路などに必要な超高速デバイスの開発においても、ワイヤレス、バンプレスから能動素子埋め込み配線板(EAD:Embedded Active Devices)技術の開発による、三次元実装構造の技術開発が、不可欠となろう。
 本著のタイトルである『部品内蔵配線板技術』は超高密度・薄型の埋め込み三次元実装技術であり、材料技術の進展に支えられた、配線板技術と実装技術の複合化・融合化が達成されて初めて実現可能となるものであるといえる。IT(InformationTechnology)時代からユビキタス時代へと移行する21世紀社会を形成する上で、本実装技術の進展への期待は非常に大きく、今後異種技術・異種機能の一層の連携が求められてくるだろう。幸いにして本著では、部品内蔵配線板開発において国内外の最先端を走る企業等に独自の研究をご紹介いただくことができた。本著は、様々な分野の企業の参入のための貴重な技術資料となるだろう。
(「はじめに」より抜粋)

 2007年9月  福岡義孝

著者一覧

福岡義孝   大日本印刷(株) 技術顧問;長野県工科短期大学校 客員教授;(有)ウェイスティー 取締役社長
師岡 功   (株)アサヒ化学研究所 専務取締役
黒澤俊雄   日鉱金属(株) 白銀工場 開発センター 主任技師
小川裕誉   (株)野田スクリーン 取締役 研究開発部 部長
山道新太郎   日本電気(株) デバイスプラットフォーム研究所 主任研究員
今中佳彦   (株)富士通研究所 メディアデバイス研究部 主任研究員
明渡 純   (独)産業技術総合研究所 先進製造プロセス研究部門 グループ長
倉持 悟   大日本印刷(株) MEMS本部 開発部
小岩一郎   関東学院大学 工学部 物質生命科学科 教授
足利欣哉   沖電気工業(株) 半導体事業グループ 研究本部 研究開発企画部
渡辺充広   (株)関東学院大学表面工学研究所 主席研究員
本間英夫   関東学院大学 工学部 物質生命科学科 教授
菅谷康博   パナソニックエレクトロニックデバイス(株) 開発技術センター 材料プロセス研究所 実装プラットフォームチーム
宮崎政志   太陽誘電(株) 複合デバイス事業本部 EOMINプロジェクト 主任研究員
髙橋哲也   日本シイエムケイ(株) 研究開発統括部 研究開発部 部長
若林 猛   カシオ計算機(株) 要素技術統轄部 第4技術開発部 部長
山形 修   ソニー(株) 半導体事業本部
島田 靖   日立化成工業(株) 電子材料研究所 主任研究員
山本和徳   日立化成工業(株) 機能性材料研究所 主管研究員
大塚和久   日立化成工業(株) 電子材料研究所 専任研究員
平田善毅   日立化成工業(株) 電子材料研究所 研究員
島山裕一   日立化成工業(株) 車体系樹脂コンポーネンツ部門 技師
Happy Holden   Mentor Graphics Corporation System Design Division Senior PCB Technologist
内海 茂   三菱電機(株) 先端技術総合研究所 マテリアル技術部 主席研究員

目次

総論
1. はじめに(EPD/EAD技術開発の必要性と背景)
2. 受動/能動部品内蔵配線板技術のタイプ分類とその特徴および用途と目標精度
2.1 受動素子/部品内蔵(EPD)技術のタイプ分類とその特徴
2.2 能動素子/部品内蔵(EAD)技術のタイプ分類とその特徴
2.3 応用電子機器システム製品と使用周波数帯域
2.4 各種形成内蔵受動素子精度目標
3. 今日までの技術の流れと今後の展望

【第I編 材料】
第1章 ポリマー厚膜抵抗体ペーストの開発動向
1. はじめに
2. プリント配線板に膜形成される抵抗体材料
2.1 薄膜抵抗体材料
2.2 厚膜高温焼成型抵抗体材料
2.3 厚膜低温硬化型抵抗体材料(ポリマー厚膜抵抗体)
3. ポリマー厚膜抵抗体材料の実施例
3.1 ポリマー厚膜抵抗体の表面層形成
3.1.1 プリント配線板への応用例
3.1.2 アルミナセラミック基板への応用例
3.2 ポリマー厚膜抵抗体の内蔵化
4. ポリマー厚膜抵抗体材料
4.1 ポリマー厚膜抵抗体ペーストの材料組成
4.2 ポリマー厚膜抵抗体ペーストの抵抗数値
5. ポリマー厚膜抵抗体ペーストの使用
5.1 ポリマー厚膜抵抗体の塗布
5.2 ポリマー厚膜抵抗体の電極
5.3 ポリマー厚膜抵抗体の硬化設備と最適硬化条件
5.4 ポリマー抵抗体の抵抗値調整
6. ポリマー厚膜抵抗体の安定性と信頼性
7. 埋め込み受動部品技術の課題

第2章 抵抗層付き銅箔(TCR)
1. 緒言
2. 部品内蔵基板用材料TCRの製造法と基礎特性
3. 抵抗素子の形成法
3.1 Ni/Cr系抵抗層による抵抗体部形成
3.2 Ni/Cr/Al/Si系抵抗層による抵抗体部形成
4. 各種履歴の影響および信頼性評価
4.1 基板製造時の熱履歴の影響
4.2 信頼性試験
4.3 耐薬品性
5. 抵抗素子の設計指針
5.1 エッチング精度の影響
5.2 抵抗素子への機械的応力の回避
5.3 抵抗素子の熱設計
5.4 回路形成位置精度
6. 抵抗値制御の高精度化
6.1 エッチング条件の最適化
6.2 レーザートリミング
7. まとめ

第3章 基板内蔵用薄膜コンデンサ材料
1. はじめに
2. 成膜方法について
3. 実験手順
4. 測定装置
5. ASCVDによるSTO薄膜
6. ASCVDによるSTO薄膜の多層化
7. おわりに

【第II編 開発動向】
〈受動膜素子内蔵〉
第1章 厚膜受動素子(有機材料、無機材料)
1. 受動厚膜素子内蔵タイプのビルドアップ配線板の開発
1.1 各種膜素子(抵抗および誘電体)材料物性特性とその値形成範囲
1.1.1 抵抗(レジスタR)膜素子
1.1.2 容量(キャパシタC)膜素子
1.2 膜素子内蔵タイプの断面構造およびプロセス
1.2.1 低温熱硬化厚膜(ポリマ-ペ-スト)タイプ
1.2.2 高温焼成厚膜(焼成ペ-スト)タイプ
1.3 抵抗膜素子内蔵タイプの開発およびその特性評価結果(シ-ト抵抗100Ω/□の材料を代表として)
1.3.1 低温熱硬化厚膜(ポリマ-ペ-スト)タイプ抵抗膜素子の開発および特性評価結果
1.3.2 高温焼成厚膜(焼成ペ-スト)タイプ抵抗膜素子の開発および特性評価結果
1.3.3 高温高湿長期信頼性試験評価結果
1.4 誘電体(容量)膜素子内蔵タイプの開発およびその特性評価結果(誘電率εr=60のポリマーペースト材料を代表として)
2. 低温熱硬化ペ-ストによる厚膜受動素子内蔵EPDモジュール(DNP)
2.1 低温熱硬化ぺ-ストによる厚膜受動素子内蔵配線板プロセスならびに断面構造
2.2 低温熱硬化ペ-ストによる厚膜抵抗膜素子内蔵配線板のEPDモジュールとしての実用化へ向けた長期信頼性評価
2.3 低温熱硬化厚膜抵抗膜素子内蔵指紋認証EPDモジュールの実際例

第2章 フレキシブルフィルム上薄膜キャパシタ
1. はじめに
2. 実験方法
2.1 キャパシタ作製プロセス
2.2 評価方法
3. 結果と考察
3.1 STOへのMn添加効果
3.2 Mn添加STOの高周波特性
3.3 ポリイミド上における下部電極の効果
3.4 フレキシブルフィルム上薄膜キャパシタの作製とその特性
4. まとめと今後の展望

第3章 エアロゾルデポジションによるキャパシタ膜形成技術
1. はじめに
2. エンベッディドキャパシタ基板の現状と要求
3. キーテクノロジーとしてのエアロゾルデポジション
4. ADによるキャパシタエンベッディド化技術開発状況
5. まとめ

第4章 薄膜受動部品(抵抗・インダクタ・誘電体
1. はじめに
2. 受動部品内蔵技術
3. 薄膜抵抗
4. 薄膜インダクタ
5. 薄膜誘電体
6. 薄膜受動部品を内蔵したSi貫通孔電極付パッケージ基板の開発
7. 貫通電極形成技術
8. 高周波特性
9. 集積化素子
10. 応用展望

第5章 半導体技術を用いて作製した薄膜キャパシタの作製と基板内蔵の検討
1. 緒言
2. 実験方法
2.1 キャパシタチップの作製
2.2 キャパシタ材料の選定
2.3 キャパシタの基本構造
2.3.1 W-CSP工程
2.3.2 テスト基板の形成
2.3.3 内蔵化手順
3. 結果と考察
3.1 Wafer Level-Chip Size Package(W-CSP)の影響
3.2 導電性ペーストによる実装がベアチップの特性に与える影響
3.2.1 導電性ペーストによる実装がベアチップの誘電特性に及ぼす影響
3.2.2 内蔵化が誘電特性に及ぼす影響
4. 結論

〈受動・能動部品内蔵〉
第6章 大日本印刷(株)(e-B2it(TM))
1. はじめに
2. 市販受動チップ部品内蔵配線板(EPD)技術の最新開発動向(大日本印刷(株):e-B2it(TM))
2.1 市販受動チップ部品内蔵ビルドアップ配線板“e-B2it(TM)”プロセス
2.2 市販チップ部品内蔵EPDフィルタモジュール
2.3 パタ-ン回路形成によるEPDフィルタモジュール
2.4 改良型SMT実装方式市販受動チップ部品内蔵“e-B2it(TM)”配線板プロセス
2.5 改良型SMT実装方式市販受動チップ部品内蔵“e-B2it(TM)”配線板の信頼性特性
3. 能動素子(ベアチップ)内蔵配線板(EAD)技術の最新開発状況(大日本印刷(株):e-B2it(TM))
3.1 配線板上にバンプ形成する新フリップチップ(BossB2it(TM))実装技術
3.1.1 配線板上にバンプ形成する新フリップチップ(BossB2it(TM))実装技術開発の背景と経緯
3.1.2 BossB2it(TM)プロセスおよびその条件設定
3.1.3 信頼性評価試験結果
3.1.4 実動作MCMの試作とその電気信号伝搬特性
3.1.5 BossB2it(TM)の高周波特性
3.2 BossB2it(TM)によるベアチップ内蔵タイプEADモジュール
3.3 Auボールバンプ方式によるフリップチップ実装技術
3.3.1 Auボールバンプ方式フリップチップ実装技術プロセスと条件設定
3.3.2 Auボールバンプ方式フリップチップ実装技術の接合抵抗と信頼性評価
3.4 Auボールバンプ方式によるベアチップ内蔵タイプEADモジュール
3.5 市販受動部品/半導体ベアチップ混載内蔵実装EPD/EADモジュール
3.6 おわりに(EPD/EAD技術の今後の課題)

第7章 パナソニックエレクトロニックデバイス(株)の部品内蔵基板(SIMPACT(R))
1. はじめに
1.1 コンポジット材料の使用
1.2 ディスクリート部品の内蔵
1.3 インナービア接続
1.4 作り込みシート状素子の内蔵
2. 機能性インターポーザ
2.1 コンセプト
2.2 部品内蔵プロセス
2.2.1 取り組み事例[1] モジュール用途
2.2.2 取り組み事例[2] シートコンデンサ内蔵モジュール
3. コンデンサ内蔵インターポーザ(半導体パッケージ用途)効果検証
4. まとめ

第8章 太陽誘電(株)の部品内蔵基板(EOMIN(TM))
1. はじめに
2. EOMIN(TM)の部品内蔵部の構造と製造プロセス
2.1 EOMIN(TM)の部品内蔵部の構造
2.2 EOMIN(TM)の製造プロセス
3. EOMIN(TM)によるモジュール試作例

第9章 日本シイエムケイ(株)の部品内蔵回路基板
1. はじめに
2. 能動部品の内蔵化
2.1 EWLP基板技術
2.2 ベアチップ内蔵パッケージ
3. 受動部品の内蔵化
3.1 チップ型受動部品の内蔵化
3.2 形成タイプ受動部品の内蔵化
4. 能動部品・受動部品の同時内蔵化
5. 今後の課題
6. まとめ

〈半導体デバイス内蔵〉
第10章 カシオ計算機(株)のEWLP(Embedded Wafer Level Package)技術
1. はじめに
2. EWLP(Embedded Wafer Level Package)の基本的な考え方
3. Wafer Level Package(WLP)技術
4. 応用展開
5. 実現への課題と展望
6. まとめ

第11章 ソニー(株)の半導体部品内蔵基板(ASIT)
1. はじめに
2. ASITの構造と特徴
3. 要素技術
3.1 埋め込み用の薄チップ形成
3.2 薄化個片化したチップの高精度搭載
3.3 埋め込み絶縁膜形成
3.4 配線技術
3.5 応力緩和オーバコート印刷
3.6 完成品の薄化個片化
3.7 多層積層化技術
3.8 受動素子形成
4. アプリケーション検討結果
4.1 GSM SW
4.2 チューナーモジュール
4.3 BLUETOOTHモジュール
4.4 IPD
5. 信頼性評価結果
6. まとめ
 
【第III編 設計技術】
第1章 日立化成工業(株)における設計技術
1. はじめに
2. 素子内蔵の形態と課題
3. キャパシタ用高誘電率材料の誘電特性
4. 内蔵キャパシタの設計技術
5. 内蔵フィルタの設計技術
6. 今後の課題

第2章 埋め込み受動部品とディスクリート部品の対比
1. はじめに
2. 究極の埋め込み部品用サブストレート
3. 対策、応用とトレードオフ
3.1 小型化するSMT部品
3.2 部品のスタック
3.3 埋め込み部品の長所と短所
3.4 コストのトレードオフ
4. 適用例
5. 材料
5.1 抵抗
5.2 抵抗の製造プロセス
5.3 キャパシタ
5.4 キャパシタの製造プロセス
5.5 先進の材料
5.6 能動素子の製造
6. パフォーマンス
7. まとめ

【第IV編 解析事例】
第1章 EDA内蔵デバイス接続部の応力解析・放熱解析
1. 銅めっきによる内蔵部品接続信頼性
2. EOMIN(TM)によるモジュールの放熱特性

第2章 内蔵キャパシタの電気特性評価
1. はじめに
2. 評価基板の構造と評価方法
3. 内蔵キャパシタの電気特性
このページのTOPへ