• 電子版 月刊BIO INDUSTRY

検索条件

フリーワード商品検索

→詳細検索はこちら


お買い上げ合計金額2,000円以上の場合は配送料を当社負担!

cmcbooks内の検索(Yahoo検索)

商品カテゴリ

オススメコンテンツ
広告出稿のご案内
月刊誌や年鑑などの印刷物への広告から,Webやメールマガジンまで,広告出稿をお考えの方へのご案内です。

書評掲載一覧
さまざまな雑誌,新聞等で掲載していただいた書評の一覧です。(9月19日更新)

電子書籍のご案内
過去の書籍をお求めやすい価格で電子版として販売! 雑誌バックナンバーも充実!

常備書店
常時棚揃えしている全国の書店様をご紹介しています

海外注文 overseas order
海外からのご注文も承っています。


よくある質問
お問い合わせの多いご質問など,よくあるご質問を掲載しています。


弊社サイトは,グローバルサインのSSLサーバ証明書を導入しております。ご注文情報等は,全て暗号化されますので安心してご利用頂けます。

3次元システムインパッケージと材料技術(普及版)

  • 3D-SiP Technologies and Materials (Popular Edtion)
2007年刊行「3次元システムインパッケージと材料技術」の普及版。発展著しい3次元SiPの設計・評価,ウエハ加工技術、積層に関わる配線板・接合技術を中心にして、その応用と展望をまとめています。

商品コード: B1019

  • 監修: 須賀唯知
  • 発行日: 2012年11月
  • 価格(税込): 5,184 円
  • 体裁: B5判、294ページ
  • ISBNコード: 978-4-7813-0596-7

個数: 

カゴに入れる

  • SiP/PoP/3次元実装/インタポーザ/CoP/CoW/フラッシュメモリ/TSV

刊行にあたって

 半導体実装技術は、これまでの SMT (Surface Mount Technology) 中心の実装から、3次元実装へ向けた開発へ急速にシフトしている。特に、小型化・高速化・低消費電力化の要求がより一層高まる中、複数のLSIからなるシステムを1つのパッケージに収める SiP (System in Package) と3次元実装を組み合わせた3次元SiP技術の進展は著しい。SiPは、低消費電力、開発期間の短縮、低コスト化などの面でも優位性を持つ技術である。SiPと高密度実装を可能とする3次元実装を組み合わせることで、SoC (System on Chip) にも劣らぬ高度なシステムの集積化が実現される。LSIチップの積層には、極限まで薄型加工されたウエハを用いるため、新たなプロセス技術も提案されている。積層方法についても、複数のチップを接続する C2C (Chip to Chip)、パッケージを積層する POP (Package on Package)、ウエハレベルの積層 W2W (Wafer to Wafer)、さらにはデバイスの内蔵化、バンプレス接続、シリコン貫通電極、無線接続など、様々な手法が用いられる。また、これらは、3次元LSIのみならず、MEMS等の新しい分野への適用にも期待の大きい技術である。
 LSIの設計・製造に関する技術の進歩はめまぐるしいが、その一方で、その根幹となる技術体系は整備されているとは言い難い。半導体産業を始めとする我国の製造業の復権のためには、基盤技術の体系化と幅広い研究体制の整備が不可欠である。本書が、そのような視点からも半導体産業の発展の一助となれば幸いである。
(「刊行にあたって」より抜粋)

2007年3月  東京大学 教授 須賀唯知


<普及版の刊行にあたって>

 本書は2007年に『3次元システムインパッケージと材料技術』として刊行されました。普及版の刊行にあたり、内容は当時のままであり加筆・訂正などの手は加えておりませんので、ご了承ください。

2012年11月  シーエムシー出版 編集部

著者一覧

須賀唯知   東京大学 工学系研究科 精密機械工学専攻 教授
嘉田守宏   シャープ(株) 電子デバイス開発本部 先端技術開発研究所 第5開発室 室長   
須藤俊夫   (株)東芝 生産技術センター 実装技術研究センター 研究主幹
友景 肇   福岡大学 工学部 電子情報工学科 教授
石塚 勝   富山県立大学 工学部 機械システム工学科 教授
高島 晃   富士通(株) LSI実装統括部 第二開発部 部長
小林義和   (株)ディスコ PSカンパニー 営業技術部 マーケティング課 マーケティングチーム 
有田 潔   パナソニックファクトリーソリューションズ(株) 精密プロセス事業推進グループ 戦略商品チーム 主任技師
内山直己   浜松ホトニクス(株) 電子管事業部 電子管営業部 営業技術
泉 直史   リンテック(株) アドバンストマテリアルズ事業部門 企画/マーケティング統括グループ
青柳昌宏   (独)産業技術総合研究所 エレクトロニクス研究部門 高密度SIグループ 研究グループ長
倉持 悟   大日本印刷(株) 研究開発センター MEMSプロジェクト 開発部 部長
小川裕誉   (株)野田スクリーン 取締役 研究開発部 部長
若林 猛   カシオ計算機(株) 要素技術統轄部 高密度実装開発部 部長
藤津隆夫   SiPコンソーシアム 理事長;J-SiP(株) 代表取締役社長
江崎孝之   ソニー(株) 
重藤暁津   東京大学大学院 工学系研究科 精密機械工学専攻 助手
佐々木守   広島大学 大学院 先端物質科学研究科 助教授
小高 潔   ナミックス(株) 技術本部 能動部材技術ユニット シニアグループマネージャー
上田弘孝   セミコンサルト 代表
澤田廉士   九州大学 大学院工学研究院 システム生命科学府専攻 教授
日暮栄治   東京大学 大学院工学系研究科 精密機械工学専攻 助教授
上林和利   (株)ザイキューブ 常務取締役
小柳光正   東北大学 大学院工学研究科 バイオロボティクス専攻 教授
田中 徹   東北大学 大学院工学研究科 バイオロボティクス専攻 助教授
富田浩史   東北大学 先進医工学研究機構 助教授
橋本周司   早稲田大学 理工学部 応用物理学科 教授
岡本和也   大阪大学 先端科学イノベーションセンター 客員教授

目次

【第I編 総論】
第1章 新たな展開を見せる3次元SiP技術
1. はじめに
2. 3次元SiP概論
3. コンベンショナルスタック技術
3.1 チップレベルスタック
3.2 チップレベルスタックの標準化
3.3 パッケージレベルスタック
3.4 PoPスタック技術
3.5 PoPパッケージスタック工程
3.6 パッケージスタックの標準化
3.7 PoPの課題と今後
4. コンベンショナルインターコネクト技術
5. 新しいスタック・インターコネクト技術
6. おわりに

【第II編 3次元SiP設計評価技術】
第2章 3次元実装の回路設計
1. はじめに
2. 伝送線路設計とクロストークノイズ対応設計
3. 同時スイッチングノイズ対応設計
4. 放射ノイズの低減設計
5. おわりに

第3章 3次元実装設計ツール
1. はじめに
2. 統合設計ツールの必要性
3. 総合判定機能
4. 短期にSiP開発するためのERモデル
5. 評価手法の確立と設計ツールへのフィードバック
6. おわりに

第4章 3次元実装の熱対策
1. はじめに
2. 熱抵抗の定義
3. プラスチック・パッケージの熱設計
3.1 低熱抵抗化の手法
3.2 低熱抵抗化は「材料」と「構造」の2面から
3.3 多層リードフレーム
3.4 基板と放熱フィンによるTCPの放熱
4. セラミック・パッケージの低熱抵抗化
5. 金属製の低熱抵抗パッケージ
6. MCMの低熱抵抗化
6.1 MCMの低熱抵抗化技術
6.2 素子埋め込み型MCM

第5章 3次元実装の信頼性評価
1. はじめに
2. シミュレーション技術
2.1 熱シミュレーション
2.2 3次元配線シミュレーション
2.3 応力シミュレーション
2.4 電気特性シミュレーション
3. 要素技術開発
3.1 ファインピッチ化の問題
3.2 薄化の問題
3.3 基板の問題
3.4 その他
4. まとめ

【第III編 3次元SiPのためのウエハ加工技術】
第6章 シリコンウェーハ薄化の現状
1. はじめに
2. ウェーハ薄化の課題
3. バックグラインディング技術
4. ストレスリリーフ技術
5. DBGプロセス
6. エッジトリミングプロセス
7. おわりに

第7章 プラズマエッチング技術によるウエハ薄型化加工
1. ウエハ加工工程へのプラズマエッチング技術の導入
1.1 システムインパッケージ分野におけるウエハ薄型加工技術の重要性
1.2 プラズマエッチング技術
2. プラズマストレスリリーフ技術
2.1 プラズマストレスリリーフ技術とは
2.2 プラズマストレスリリーフ技術の特長
2.3 先ダイシング(DBG)プロセスへの応用
3. プラズマダイシング技術
3.1 プラズマダイシング技術とは
3.2 プラズマダイシングの特長
3.3 プラズマダイシングの性能
3.4 ビア形成技術への応用
4. まとめ

第8章 ステルスダイシング技術(Stealth Dicing)―チッピングレスを実現した内部加工型レーザダイシング技術―
1. はじめに
2. Si薄片化に伴うダイシング工程の抱える技術課題
3. 内部加工型レーザダイシング(ステルスダイシング)
4. ステルスダイシングプロセス
5. ステルスダイシング切断結果
6. レーザ内部加工プロセスにおける熱影響範囲
7. デバイス特性への熱影響確認
8. ダイボンディングフィルムへの対応
9. おわりに

第9章 薄ウェハのハンドリング
1. はじめに
2. ICパッケージの生産プロセス
2.1 従来プロセス
2.2 ウェハ薄型化の問題点
3. ウェハ薄型化への提案
3.1 ウェハ薄型研削用BGテープ
3.1.1 UV硬化型BGテープAdwill(R)Eシリーズ
3.1.2 応力緩和型BGテープAdwill(R)E-8000
3.2 BGテープラミネーターRAD-3510F/12
3.3 マルチウェハマウンターRAD-2700F/12Sa
3.4 インラインプロセス
3.5 DBG(Dicing Before Grinding)プロセス
4. 薄型ICチップの抗折強度改善に向けて
4.1 抗折強度改善の重要性
4.2 BGテープの課題
4.3 DBGプロセス+プラズマエッチングによる抗折強度の改善
4.4 ダイシング・ダイボンディングテープ
4.5 プロセスの選択とチップ抗折強度
5. おわりに

【第IV編 3次元SiP用配線板技術】
第10章 有機絶縁材料を用いた高密度微細配線インターポーザ
1. はじめに
2. 開発の背景
3. 高密度微細配線インターポーザによるLSIチップの3次元実装
4. 実装配線用の有機絶縁材料
5. ブロック共重合ポリイミドを用いた高密度配線インターポーザ
6. まとめと今後の展開

第11章 シリコンインターポーザ
1. はじめに
2. 開発の背景
3. シリコンインターポーザの開発コンセプト
4. Si貫通孔電極の形成技術
5. シリコンインターポーザの高周波特性
6. 薄膜受動部品形成技術
7. 応用展望

第12章 基板内蔵用薄膜コンデンサ材料
1. はじめに
2. 成膜方法について
3. 実験手順
4. 測定装置
5. ASCVDによるSTO薄膜
6. ASCVDによるSTO薄膜の多層化
7. おわりに

第13章 部品内蔵・デバイス内蔵基板、エンベデッド基板“Embedded Wafer Level Package”
1. はじめに
2. EWLP(Embedded Wafer Level Package)の基本的な考え方
3. Wafer Level Package(WLP)技術
4. 応用展開
5. 実現への課題と展望
6. まとめ

【第V編 3次元SiP実装接合技術】
第14章 ワイヤボンデイングを用いた部品/デバイス内蔵型3次元SiP
1. はじめに
2. 二次元実装から三次元実装へ
2.1 SMT実装インフラの標準化による成熟
2.2 部品/デバイス内蔵型3次元SiP技術
3. 多様化するシステムを構成する部品と3D-実装のロードマップ
4. 部品/デバイス内蔵型3次元SiPの基本技術
4.1 POC(Parts On Chip)技術
4.2 COP(Chip On Parts)技術
4.3 COW(Chip On Wire)技術
4.4 VSP構造、受動部品の最適化
5. ロボットアプリケーションにおける小型化・機能モジュール化
6. センサーネットワークモジュールのSiP化
7. SiPコンソーシアムと3D-実装インフラの拡大

第15章 狭ピッチ微細バンプによるCOC型SiP(MCL)
1. はじめに
2. MCL技術の特徴
3. 実装プロセス技術
3.1 マイクロバンプ形成技術
3.2 マイクロバンプ接合技術
3.3 マイクロバンプ接合評価結果
4. 回路設計技術
5. LSI評価結果
6. おわりに

第16章 3次元SiPのためのバンプレスインタコネクト
1. はじめに
2. バンプレスインタコネクトのための表面活性化常温接合法
3. 10μmピッチCuバンプレスインタコネクトの試行
3.1 CMP-Cu薄膜の常温直接接合
3.2 バンプレスCu電極モデル試料と接合装置
3.3 接続強度・接触抵抗の評価
4. バンプレスインタコネクトの実用可能性と今後の課題
5. まとめ

第17章 RF-3次元SiP―3次元積層チップ間のRF接続―
1. 概要
2. まえがき
3. インダクタ結合
4. 低消費電力化
5. シリコン基板の導電性の影響
6. 非同期通信回路
7. テストチップ設計と測定結果
8. 応用例
9. まとめ

第18章 3次元実装用アンダーフィル剤
1. はじめに
2. アンダーフィル剤への要求特性
2.1 流動特性
2.2 信頼性
3. アンダーフィル剤の組成と物性
3.1 樹脂
3.2 硬化促進剤
3.3 フィラー
3.4 その他の添加剤
4. おわりに

【第VI編 3次元SiPの応用技術】
第19章 携帯端末へのSiPの応用
1. 日本の強みであるSiP技術と電子機器
2. デジタル・スチル・カメラの実装とSiP応用事例
2.1 DSCの技術動向
2.2 DSCにおける基板実装技術の変遷とSiP化
3. 据え置き型・携帯型ゲーム機の実装とSiPの応用事例
3.1 ゲーム機器の技術動向
3.2 携帯型ゲーム機の実装とSoC・SiP
3.3 据え置き型ゲーム機の実装とSoC・SiP
4. 携帯電話端末機の実装とSiPの応用事例
4.1 携帯電話端末機におけるSiP
4.2 端末機の薄型・軽量化と部品点数削減のためのSiP・MCM技術
4.3 日本の高密度実装と世界市場への参入のためのSiP・MCM技術
5. SiPの課題

第20章 MEMSデバイスへの応用
1. はじめに
2. 光学素子チップの高精度ボンディング
3. ウエハレベルパッケージング
4. 低温直接接合
5. MEMSとSiPの融合

第21章 センサデバイスへの応用
1. センサの種類
(1) 車
(2) パソコン
(3) カメラ
(4) エアコン
(5) VTR
(6) 医療関係(医療機器含む)
2. 三次元化に適する主なセンサデバイスとその特徴
3. センサデバイスの事例
(1) 1層品
(2) 2層品
(3) 3層品以上(3個以上のLSI搭載)
(4) プロセス紹介
(5) 品質基準要求
(6) 各種特徴とまとめ
4. 今後の課題とまとめ(必要プロセス設備と材料)
(1) 主要設備
(2) 主要材料

第22章 バイオエレクトロニクスへの応用
1. はじめに
2. 3次元集積化技術
3. 3次元積層型人工網膜チップと脳型視覚情報処理システム
4. 眼球への3次元積層型人工網膜チップ埋込み
5. おわりに

第23章 次世代ロボットと応用
1. はじめに
2. 次世代ロボットの役割
3. ロボット開発の歴史と実装
4. ロボットの実装技術とSiP
5. おわりに

【第VII編 将来展望】
第24章 半導体の微細化から3次元化への展開―電子統合設計としての位置付け―
1. はじめに
2. 半導体の流れと時代の変化
3. ITRSにみる半導体の最新動向
4. 微細化の限界に関する一つの議論
4.1 FETの物理限界
4.2 システム性能限界
4.3 経済性限界
4.4 今後の方向性
5. 3次元積層化技術とその応用
6. 貫通電極型(TSV)積層技術の分類とその比較
7. 高密度実装としてのSiPの動向と3D化
8. 日本の国際競争力を高める施策とシステムデザイン・インテグレーション
9. 統合設計論
10. おわりに
このページのTOPへ